Aurabindo Pillai ad89e904e3 drm/amd: Add some missing register definitions ...

Add some register offsets that are required for Display DCC on DCN401

Fixes: 2d072b4456 ("drm/amd: Add reg definitions for DCN401 DCC")
Reported-by: Tom St Denis <tom.stdenis@amd.com>
Signed-off-by: Aurabindo Pillai <aurabindo.pillai@amd.com>
Acked-by: Alex Deucher <alexander.deucher@amd.com>
Signed-off-by: Alex Deucher <alexander.deucher@amd.com>

2024-06-27 17:32:17 -04:00

..

dcn_1_0_offset.h

…

dcn_1_0_sh_mask.h

…

dcn_2_0_0_offset.h

…

dcn_2_0_0_sh_mask.h

…

dcn_2_0_3_offset.h

…

dcn_2_0_3_sh_mask.h

…

dcn_2_1_0_offset.h

…

dcn_2_1_0_sh_mask.h

…

dcn_3_0_0_offset.h

…

dcn_3_0_0_sh_mask.h

…

dcn_3_0_1_offset.h

…

dcn_3_0_1_sh_mask.h

…

dcn_3_0_2_offset.h

…

dcn_3_0_2_sh_mask.h

…

dcn_3_0_3_offset.h

…

dcn_3_0_3_sh_mask.h

…

dcn_3_1_2_offset.h

…

dcn_3_1_2_sh_mask.h

…

dcn_3_1_4_offset.h

…

dcn_3_1_4_sh_mask.h

…

dcn_3_1_5_offset.h

…

dcn_3_1_5_sh_mask.h

…

dcn_3_1_6_offset.h

…

dcn_3_1_6_sh_mask.h

…

dcn_3_2_0_offset.h

…

dcn_3_2_0_sh_mask.h

…

dcn_3_2_1_offset.h

…

dcn_3_2_1_sh_mask.h

…

dcn_3_5_0_offset.h

…

dcn_3_5_0_sh_mask.h

…

dcn_3_5_1_offset.h

…

dcn_3_5_1_sh_mask.h

…

dcn_4_1_0_offset.h

drm/amd: Add some missing register definitions

2024-06-27 17:32:17 -04:00

dcn_4_1_0_sh_mask.h

drm/amd: Add reg definitions for DCN401 DCC

2024-06-27 17:10:38 -04:00